| 一种基于DSP和FPGA的低频时码接收机设计 | |
| 李国栋; 许林生 | |
| 2006 | |
| 发表期刊 | 时间频率学报
 |
| ISSN | 1001-1544 |
| 期号 | 1页码:27-34 |
| 摘要 | 介绍了一种基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的低频时码接收机的硬件组成,描述了该接收机系统实现时间同步的方法,阐述了DSP和FP-GA的软件设计,给出了测试和仿真结果。该设计方案具有精度高、可靠性强、扩展性好等优点。 |
| 部门归属 | 授时方法与技术研究室 |
| 关键词 | 低频时码 数字接收机 数字信号处理器 现场可编程门阵列 |
| 语种 | 中文 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://210.72.145.45/handle/361003/3121 |
| 专题 | 授时方法与技术研究室 |
| 推荐引用方式 GB/T 7714 | 李国栋,许林生. 一种基于DSP和FPGA的低频时码接收机设计[J]. 时间频率学报,2006(1):27-34. |
| APA | 李国栋,&许林生.(2006).一种基于DSP和FPGA的低频时码接收机设计.时间频率学报(1),27-34. |
| MLA | 李国栋,et al."一种基于DSP和FPGA的低频时码接收机设计".时间频率学报 .1(2006):27-34. |
| 条目包含的文件 | ||||||
| 文件名称/大小 | 文献类型 | 版本类型 | 开放类型 | 使用许可 | ||
| 一种基于DSP和FPGA的低频时码接收机（454KB） | 限制开放 | -- | 请求全文 | |||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [李国栋]的文章 |
| [许林生]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [李国栋]的文章 |
| [许林生]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [李国栋]的文章 |
| [许林生]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论