| 基于FPGA实现TDC的布局布线优化方法研究 |
| 尹文芹; 施韶华 ; 刘音华; 李孝辉
|
| 2018
|
| 发表期刊 | 时间频率学报
 |
| ISSN | 1674-0637
|
| 卷号 | 041期号:001页码:27 |
| 摘要 | 时间数字转换器TDC,作为一种高分辨率的时间间隔测量设备,广泛应用于现代电子系统。基于可编程逻辑门阵列FPGA实现时间数字转换器,具有灵活稳定、高速度、低成本的特点,成为了目前研制时间间隔测量计数器的热门方案。采用该方法实现时间数字转换器,其设计分辨率是由内部的加法进位链决定的。如何对FPGA中实现的加法进位链的布局布线进行优化,就成为决定时间数字转换器设计分辨率的关键问题。文章采用阿尔特拉(Altera)公司的FPGA器件实现时间数字转换器,使用Quartus II软件进行布局布线设计,并针对上述问题在开发过程中提出解决方法。同时根据Quartus II开发软件的不同版本,分别提出相应软件的布局布线优化方法。测试表明,通过对进位链的布局布线进行优化可以实现100.3 ps测量分辨率的时间数字转换器。 |
| 语种 | 英语
|
| 文献类型 | 期刊论文
|
| 条目标识符 | http://210.72.145.45/handle/361003/9034
|
| 专题 | 时间频率测量与控制研究室
|
| 作者单位 | 中国科学院国家授时中心
|
| 第一作者单位 | 中国科学院国家授时中心
|
推荐引用方式
GB/T 7714 |
尹文芹,施韶华,刘音华,等. 基于FPGA实现TDC的布局布线优化方法研究[J]. 时间频率学报,2018,041(001):27.
|
| APA |
尹文芹,施韶华,刘音华,&李孝辉.(2018).基于FPGA实现TDC的布局布线优化方法研究.时间频率学报,041(001),27.
|
| MLA |
尹文芹,et al."基于FPGA实现TDC的布局布线优化方法研究".时间频率学报 041.001(2018):27.
|
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论