NTSC-IR
基于FPGA的便携式BPC定时接收机设计
刘小花; 许林生; 华宇
2012
发表期刊时间频率学报
ISSN1674-0637
卷号35.0期号:002页码:88
摘要介绍了一种基于FPGA的便携式低频时码接收机系统的设计方案。该接收机的特点是体积小,功耗低,方便户外工作人员携带。描述了该接收机的硬件系统结构,给出了软件算法。硬件结构中,使用了ALTERA公司的EP2C70F672C8芯片,软件部分在QuartusⅡ开发环境下完成。系统测试结果表明,按本方案设计的接收机集成度高,可靠性好,易扩展,易升级,具有一定的实用价值。
关键词低频时码 数字接收机 数字滤波 现场可编程门阵列(FPGA)
语种英语
文献类型期刊论文
条目标识符http://210.72.145.45/handle/361003/12185
专题中国科学院国家授时中心
作者单位中国科学院国家授时中心
第一作者单位中国科学院国家授时中心
推荐引用方式
GB/T 7714
刘小花,许林生,华宇. 基于FPGA的便携式BPC定时接收机设计[J]. 时间频率学报,2012,35.0(002):88.
APA 刘小花,许林生,&华宇.(2012).基于FPGA的便携式BPC定时接收机设计.时间频率学报,35.0(002),88.
MLA 刘小花,et al."基于FPGA的便携式BPC定时接收机设计".时间频率学报 35.0.002(2012):88.
条目包含的文件
条目无相关文件。
个性服务
推荐该条目
保存到收藏夹
查看访问统计
导出为Endnote文件
谷歌学术
谷歌学术中相似的文章
[刘小花]的文章
[许林生]的文章
[华宇]的文章
百度学术
百度学术中相似的文章
[刘小花]的文章
[许林生]的文章
[华宇]的文章
必应学术
必应学术中相似的文章
[刘小花]的文章
[许林生]的文章
[华宇]的文章
相关权益政策
暂无数据
收藏/分享
所有评论 (0)
暂无评论
 

除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。